系统特点：
•  采用大规模FPGA/CPLD计算机组成原理实验仪，是我们根据教学大纲要求研究设计的一款新型的8/16/32位组成原理实验仪。
•  实验系统本身就是一个可运行的系统。整个系统采用功能模块的设计思路，实验者可单独设计和调试各个功能模块。可实现边调试边与原有的系统进行比较，最终实现一个新的系统。
•  整个实验机提供了运算器模块、指令部件模块、寄存器堆栈模块、存储器模块、总线传输模块、微程序模块、启停和时序模块，FPGA扩展实验区(核心芯片EP2C5，配置芯片：EPCS1)，通过FPGA扩展进行32位实验，以及用于调试和观察数据的控制模块。

组成结构：

整个系统采用总线结构。总线结构具有扩展能力强，结构简单清晰。本实验机的总线分为：内部、外部地址总线，内部、外部数据总线。整个系统的各个总线都布有测试孔，以便于测试。各模块的电源、地、地址数据总线已经按照标准连接完毕，控制信号都按各功能模块的布局引出，实验者可方便的定位各测试点。

模块控制：

控制模块为实验调试和程序设计提供了相当的便利。实验者可以通过控制模块来修改微程序和内存中的程序。为了实验的连贯性，系统中还提供了FLASH MEMORY 来保存微程序和程序，实验者可随时保存和读取微程序与程序。为了使实验者随时观察数据和地址，实验机提供了一块2*16的液晶屏，可同时显示当前地址、当前总线上的数据和当前的微指令。

硬件特点：

累加器A，寄存器组R0—R3，运算器ALU，直通D/左移L/右移R单元，程序计数器PC，地址寄存器MAR，输入IN，输出OUT，存贮器EM，微地址UPC，指令寄存器IR，微程序控制器UM，组合逻辑控制单元，三总线接口，扩展座、二进制开关电平输出/显示，逻辑笔、管理单片机、3×8键盘，字符式LCD，RS232通讯接口。扩展CPLD（选配）。

操作方式:
单机方式：
  整个系统无须计算机，可单独使用，可通过24个键盘和液晶来编辑内存中和微程序存储器中的数据，在系统运行时可监控各个数据。
系统与PC机相连:
  PC机上提供了图形界面的操作软件，实验者可在PC机上进行编辑、加载、动态调试等操作。实验者使用拨动开关来产生二进制码来控制整个系统。
配套实验教材:
实验项目:
• 算术逻辑运算单元实验
  一  不带进位逻辑或运算实验
  二  不带进位加法运算实验
• 通用寄存器单元实验
  一  数据输入通用寄存器
  二  寄存器内容无进位左移实验
  三  寄存器内容无进位右移实验
• 进位控制、通用寄存器判零实验
  一  算术逻辑单元带进位的加法运算实验
  二  带进位移位实验
• 存储器和总线实验
  一  存储器的写操作
  二  读存储器的数据到总线上
• 堆栈寄存器实验
  一  对4个寄存器进行写入操作
  二  对4个寄存器进行读出操作
• 微程序控制单元实验
  一  微地址打入操作
  二  微地址+1操作
• 指令部件模块实验
  一  PC计数器置数
  二  PC计数器加1
  三  置当前指令寄存器
• 时序与启停实验
• 模型机的总体设计实验
基于大规模FPGA的32位算术逻辑运算单元的设计（扩充选配类）
  实验一  不带进位位逻辑或运算实验
  实验二  不带进位位加法运算实验
  实验三  带进位的加法运算实验
  实验四  数据输入通用寄存器实验
  实验五  寄存器内容无进位位左移实验
  实验六  寄存器内容无进位位右移实验
  实验七  32位ALU实验
  实验八  32位寄存器实验
  实验九  32位寄存器组实验
  实验十  32位程序计数器PC实验
  实验十一  中断控制实验